Leiterplatten besser designed

Durch die Integration der aktuellen Designregeln von Würth Elektronik in Cadstar, der leistungsstarken PCB-Design-Lösung von Zuken, können Unternehmen ihre Leiterplatten-Entwicklungsprozesse optimieren und vereinfachen. Darüber hinaus wird die Fertigungseignung verbessert und die Produkte werden erschwinglicher.

Zuken, einer der führenden Lösungsanbieter für das Design von Leiterplattensystemen und IC Packaging, und Würth Elektronik, Europas führender Leiterplattenhersteller, wollen künftig enger miteinander zusammenarbeiten. Die Optimierung des Konstruktionsprozesses von Leiterplatten und damit ein deutlich verbessertes und qualitativ hochwertigeres Leiterplattendesign ist das Ziel der Kooperation. Gemeinsam festgelegte Designregeln sollen dazu beitragen, die Herstellbarkeit von Leiterplatten insbesondere unter der Berücksichtigung von Aspekten wie Zuverlässigkeit und Wirtschaftlichkeit für Entwickler und Designer zu vereinfachen. Diese Lösung wird in der nächsten Version der CAD-Lösung enthalten sein.

"Wir haben ein Paket an Design Rules mit definierten Lagenaufbauten, entsprechenden Leiterbahnbreiten und -abständen, sowie Viagrößen geschnürt", erklärt Stefan Keller, Produktmanager für HDI/Microvia bei Würth Elektronik. "Diese fließen in die aktuelle Cadstar Version ein und sind während des Design-Prozesses als Templates verfügbar. So lassen sich die Leiterplattendaten hinsichtlich Zuverlässigkeit und Effizienz sowohl für Entwickler und Designer aber auch für Hersteller erheblich steigern."

Steigerung der Zuverlässigkeit

Leiterplattendesigns werden deutlich komplexer, während der Kostendruck für die Herstellung steigt. Daher ist es für Leiterplattendesigner immer wichtiger, Design-Details frühzeitig mit dem Leiterplattenhersteller zu besprechen. Durch eine enge Kommunikation kann vermieden werden, dass Designs möglicherweise unausgewogen und fehlerhaft sind, und folglich Aufwände unnötig steigen und die Zuverlässigkeit sinkt. Genau diesen Aspekten trägt die Kooperation Rechnung.

"Layoutdaten, die nicht nach den Design Rules des Herstellers erstellt wurden, wirken sich vor allem bei der Entwicklung komplexer Highspeed-PCBs negativ aus", berichtet Jeroen Leinders, Cadstar Distribution Manager. "Für impedanzgesteuerte Leiterplatten mit BGA Feinstrukturbauteilen und HDI-Microvias müssen die Layer-Strukturen präzise entwickelt und Spezifikationen der Bauteil- und Leiterplattenhersteller berücksichtigt werden."

Die Templates stehen auf der globalen Support-Website von Zuken für Kunden mit gültigem Wartungsvertrag als Download zur Verfügung. Sie sind der Anfang dieser Zusammenarbeit, mit weiteren Verbesserungen für das Design von Leiterplattendaten kann gerechnet werden. ee